计算机 类型
可以朗读 语音朗读
362千字 字数
2020-03-01 发行日期
展开全部

主编推荐语

数字通信同步技术FPGA实现原理、结构、方法与仿真，强调工程实践指导。

内容简介

本书以Altera公司的FPGA为开发平台，以MATLAB及Verilog HDL为开发工具，详细阐述数字通信同步技术的FPGA实现原理、结构、方法和仿真测试过程，并通过大量的工程实例分析FPGA实现过程中的具体技术细节。本书主要内容包括FPGA实现数字信号处理基础、锁相环技术原理、载波同步、自动频率控制、位同步、帧同步技术的设计与实现等。本书思路清晰、语言流畅、分析透彻，在简明阐述设计原理的基础上，注重对工程实践的指导性，力求使读者在较短的时间内掌握数字通信同步技术的FPGA设计知识和技能。

目录

  • 封面
  • 作者简介
  • 扉页
  • 内容简介
  • 版权页
  • 第2版前言
  • 第1版前言
  • 目录
  • 第1章 同步技术的概念及FPGA基础
  • 1.1 数字通信中的同步技术
  • 1.2 同步技术的实现方法
  • 1.2.1 两种不同的实现原理
  • 1.2.2 常用的工程实现途径
  • 1.3 FPGA概念及其在信号处理中的应用
  • 1.3.1 基本概念及发展历程
  • 1.3.2 FPGA的结构和工作原理
  • 1.3.3 FPGA在数字信号处理中的应用
  • 1.4 Altera器件简介
  • 1.5 Verilog HDL语言简介
  • 1.5.1 HDL语言简介
  • 1.5.2 Verilog HDL的特点
  • 1.5.3 Verilog HDL的程序结构
  • 1.6 FPGA开发工具及设计流程
  • 1.6.1 Quartus II开发套件
  • 1.6.2 ModelSim仿真软件
  • 1.6.3 FPGA的设计流程
  • 1.7 MATLAB软件
  • 1.7.1 MATLAB简介
  • 1.7.2 MATLAB工作界面
  • 1.7.3 MATLAB的特点及优势
  • 1.7.4 MATLAB与Quartus II的数据交互
  • 1.8 FPGA开发板CRD500
  • 1.8.1 CRD500简介
  • 1.8.2 CRD500典型应用
  • 1.9 小结
  • 第2章 FPGA实现数字信号处理基础
  • 2.1 FPGA中数的表示
  • 2.1.1 莱布尼兹与二进制
  • 2.1.2 定点数表示
  • 2.1.3 浮点数表示
  • 2.2 FPGA中数的运算
  • 2.2.1 加/减法运算
  • 2.2.2 乘法运算
  • 2.2.3 除法运算
  • 2.2.4 有效数据位的计算
  • 2.3 有限字长效应
  • 2.3.1 字长效应的产生因素
  • 2.3.2 A/D转换器的字长效应
  • 2.3.3 数字系统运算中的字长效应
  • 2.4 FPGA中的常用运算处理模块
  • 2.4.1 加法器模块
  • 2.4.2 乘法器模块
  • 2.4.3 除法器模块
  • 2.4.4 浮点数运算模块
  • 2.4.5 滤波器模块
  • 2.5 小结
  • 第3章 锁相环原理及应用
  • 3.1 锁相环的原理
  • 3.1.1 锁相环的模型
  • 3.1.2 锁定与跟踪的概念
  • 3.1.3 锁相环的基本性能要求
  • 3.2 锁相环的组成
  • 3.2.1 鉴相器
  • 3.2.2 环路滤波器
  • 3.2.3 压控振荡器
  • 3.3 锁相环的动态方程
  • 3.3.1 非线性相位模型
  • 3.3.2 线性相位模型
  • 3.3.3 锁相环的传递函数
  • 3.4 锁相环的性能分析
  • 3.4.1 暂态信号响应
  • 3.4.2 锁相环的频率响应
  • 3.4.3 锁相环的稳定性
  • 3.4.4 非线性跟踪性能
  • 3.4.5 锁相环的捕获性能
  • 3.4.6 锁相环的噪声性能
  • 3.5 锁相环的应用
  • 3.5.1 锁相环的两种跟踪状态
  • 3.5.2 调频解调器
  • 3.5.3 调相解调器
  • 3.5.4 调幅信号的相干解调
  • 3.5.5 锁相调频器
  • 3.5.6 锁相调相器
  • 3.6 小结
  • 第4章 载波同步的FPGA实现
  • 4.1 载波同步的原理
  • 4.1.1 载波同步的概念及实现方法
  • 4.1.2 锁相环的工作方式
  • 4.2 锁相环的数字化模型
  • 4.2.1 数字鉴相器
  • 4.2.2 数字环路滤波器
  • 4.2.3 数字控制振荡器
  • 4.2.4 数字锁相环动态方程
  • 4.3 输入信号建模与仿真
  • 4.3.1 工程实例需求
  • 4.3.2 输入信号模型
  • 4.3.3 输入信号的MATLAB仿真
  • 4.4 载波同步环的参数设计
  • 4.4.1 总体性能参数设计
  • 4.4.2 数字鉴相器设计
  • 4.4.3 环路滤波器及数控振荡器设计
  • 4.5 载波同步环的FPGA实现
  • 4.5.1 顶层模块的Verilog HDL实现
  • 4.5.2 IIR滤波器的Verilog HDL实现
  • 4.5.3 环路滤波器的Verilog HDL实现
  • 4.5.4 载波同步环的FPGA实现
  • 4.6 载波同步环的仿真测试
  • 4.6.1 测试激励的Verilog HDL设计
  • 4.6.2 单载波输入信号的仿真测试
  • 4.6.3 调幅输入信号的仿真测试
  • 4.6.4 关于载波同步环参数的讨论
  • 4.7 载波同步环的板载测试
  • 4.7.1 硬件接口电路
  • 4.7.2 板载测试程序
  • 4.7.3 板载测试验证
  • 4.8 小结
  • 第5章 抑制载波同步的FPGA实现
  • 5.1 抑制载波同步的原理
  • 5.1.1 平方环的工作原理
  • 5.1.2 同相正交环的工作原理
  • 5.1.3 判决反馈环的工作原理
  • 5.2 输入信号建模与仿真
  • 5.2.1 工程实例需求
  • 5.2.2 DPSK信号的调制原理及特征
  • 5.2.3 DPSK信号传输模型及仿真
  • 5.3 平方环的FPGA实现
  • 5.3.1 改进的平方环原理
  • 5.3.2 改进的平方环性能参数设计
  • 5.3.3 带通滤波器设计
  • 5.3.4 顶层模块的Verilog HDL实现
  • 5.3.5 带通滤波器的Verilog HDL实现
  • 5.3.6 低通滤波器的Verilog HDL实现
  • 5.3.7 FPGA实现后的仿真测试
  • 5.4 同相正交环的FPGA实现
  • 5.4.1 同相正交环性能参数设计
  • 5.4.2 低通滤波器的Verilog HDL实现
  • 5.4.3 其他模块的Verilog HDL实现
  • 5.4.4 顶层模块的Verilog HDL实现
  • 5.4.5 FPGA实现后的仿真测试
  • 5.4.6 同相支路的判决及码型变换
  • 5.5 判决反馈环的FPGA实现
  • 5.5.1 判决反馈环的性能参数设计
  • 5.5.2 顶层模块的Verilog HDL实现
  • 5.5.3 积分判决模块的Verilog HDL实现
  • 5.5.4 FPGA实现后的仿真测试
  • 5.6 平方环的板载测试
  • 5.6.1 硬件接口电路
  • 5.6.2 板载测试程序
  • 5.6.3 板载测试验证
  • 5.7 小结
  • 第6章 自动频率控制的FPGA实现
  • 6.1 自动频率控制的概念
  • 6.2 最大似然频差估计的FPGA实现
  • 6.2.1 最大似然频差估计的原理[1]
  • 6.2.2 最大似然频差估计的MATLAB仿真
  • 6.2.3 最大似然频差估计的FPGA实现方法
  • 6.3 基于FFT载波频率估计的FPGA实现
  • 6.3.1 离散傅里叶变换
  • 6.3.2 FFT算法原理及MATLAB仿真
  • 6.3.3 FFT核的使用
  • 6.3.4 输入信号建模与MATLAB仿真
  • 6.3.5 基于FFT频差估计的Verilog HDL实现
  • 6.3.6 FPGA实现及仿真测试
  • 6.4 FSK信号调制/解调原理
  • 6.4.1 数字频率调制
  • 6.4.2 FSK信号的MATLAB仿真
  • 6.4.3 FSK信号的相干解调原理
  • 6.4.4 AFC环解调FSK信号的原理
  • 6.5 AFC环的FPGA实现
  • 6.5.1 AFC环参数设计
  • 6.5.2 顶层模块的Verilog HDL实现
  • 6.5.3 鉴频器模块的Verilog HDL实现
  • 6.5.4 FPGA实现及仿真测试
  • 6.6 AFC环的板载测试
  • 6.6.1 硬件接口电路
  • 6.6.2 板载测试程序
  • 6.6.3 板载测试验证
  • 6.7 小结
  • 第7章 数字锁相法位同步技术的FPGA实现
  • 7.1 位同步的概念及实现方法
  • 7.1.1 位同步的概念
  • 7.1.2 利用滤波法提取位同步信号
  • 7.1.3 利用数字锁相法提取位同步信号
  • 7.2 微分型位同步环的FPGA实现
  • 7.2.1 微分型位同步环的原理
  • 7.2.2 顶层模块的Verilog HDL实现
  • 7.2.3 双相时钟模块的Verilog HDL实现
  • 7.2.4 微分鉴相模块的Verilog HDL实现
  • 7.2.5 单稳态触发器模块的Verilog HDL实现
  • 7.2.6 控制及分频模块的Verilog HDL实现
  • 7.2.7 位同步信号形成及移相模块的Verilog HDL实现
  • 7.2.8 FPGA实现及仿真测试
  • 7.3 积分型位同步环的FPGA实现
  • 7.3.1 积分型位同步环的原理
  • 7.3.2 顶层模块的Verilog HDL实现
  • 7.3.3 积分器模块的Verilog HDL实现
  • 7.3.4 鉴相模块的Verilog HDL实现
  • 7.3.5 FPGA实现及仿真测试
  • 7.4 改进型位同步环的FPGA实现
  • 7.4.1 正交支路积分输出门限判决法
  • 7.4.2 数字滤波器法的工作原理
  • 7.4.3 随机徘徊滤波器的Verilog HDL实现
  • 7.4.4 随机徘徊滤波器的仿真测试
  • 7.4.5 改进型数字滤波器的工作原理
  • 7.4.6 改进型数字滤波器的Verilog HDL实现
  • 7.5 微分型位同步环的板载测试
  • 7.5.1 硬件接口电路
  • 7.5.2 板载测试程序
  • 7.5.3 板载测试验证
  • 7.6 小结
  • 第8章 插值算法位同步技术的FPGA实现
  • 8.1 插值算法位同步技术的原理
  • 8.1.1 插值算法的总体结构
  • 8.1.2 内插滤波器的原理及结构
  • 8.1.3 Gardner定时误差检测算法
  • 8.1.4 环路滤波器与数控振荡器
  • 8.2 插值算法位同步技术的MATLAB仿真
  • 8.2.1 环路滤波器系数的设计
  • 8.2.2 定时误差检测算法的MATLAB仿真程序
  • 8.2.3 简化后插值算法位同步技术的仿真
  • 8.3 插值算法位同步技术的FPGA实现
  • 8.3.1 顶层模块的Verilog HDL设计
  • 8.3.2 内插滤波器模块的Verilog HDL设计
  • 8.3.3 定时误差检测及环路滤波器模块的Verilog HDL设计
  • 8.3.4 数控振荡器的Verilog HDL设计
  • 8.3.5 FPGA实现后的仿真测试
  • 8.4 插值算法位同步环的板载测试
  • 8.4.1 硬件接口电路
  • 8.4.2 板载测试程序
  • 8.4.3 板载测试验证
  • 8.5 小结
  • 第9章 帧同步技术的FPGA实现
  • 9.1 异步传输与同步传输的概念
  • 9.1.1 异步传输的概念
  • 9.1.2 同步传输的概念
  • 9.1.3 异步传输与同步传输的区别
  • 9.2 起止式同步的FPGA实现
  • 9.2.1 RS-232串口通信协议
  • 9.2.2 顶层模块的Verilog HDL实现
  • 9.2.3 时钟模块的Verilog HDL实现
  • 9.2.4 串口接收模块的Verilog HDL实现
  • 9.2.5 串口发送模块的Verilog HDL实现
  • 9.2.6 FPGA实现及仿真测试
  • 9.3 帧同步码组及其检测原理
  • 9.3.1 帧同步码组的选择
  • 9.3.2 间隔式插入法的检测原理
  • 9.3.3 连贯式插入法的检测原理
  • 9.3.4 帧同步过程的几种状态
  • 9.4 连贯式插入法帧同步的FPGA实现
  • 9.4.1 实例要求及总体模块设计
  • 9.4.2 搜索态模块的Verilog HDL实现及仿真
  • 9.4.3 校核态模块的Verilog HDL实现及仿真
  • 9.4.4 同步态模块的Verilog HDL实现及仿真
  • 9.4.5 帧同步的FPGA实现及仿真
  • 9.5 串口通信的板载测试
  • 9.5.1 硬件接口电路
  • 9.5.2 板载测试验证
  • 9.6 帧同步电路的板载测试
  • 9.6.1 硬件接口电路
  • 9.6.2 板载测试程序
  • 9.6.3 板载测试验证
  • 9.7 小结
  • 参考文献
  • 后折页
  • 封底
展开全部

评分及书评

尚无评分
目前还没人评分

出版方

电子工业出版社

电子工业出版社成立于1982年10月，是国务院独资、工信部直属的中央级科技与教育出版社，是专业的信息技术知识集成和服务提供商。经过三十多年的建设与发展，已成为一家以科技和教育出版、期刊、网络、行业支撑服务、数字出版、软件研发、软科学研究、职业培训和教育为核心业务的现代知识服务集团。出版物内容涵盖了电子信息技术的各个分支及工业技术、经济管理、科普与少儿、社科人文等领域，综合出版能力位居全国出版行业前列。